1. Jurnal [Kembali]
2. Alat dan Bahan
[Kembali]
Alat dan Bahan Modul De Lorenzo
Module D'Lorenzo
Jumper
1. Panel DL 2203C.
2. Panel DL 2203D.
3. Panel DL 2203S.
4. Jumper.
Alat dan Bahan Proteus
1. IC 74LS112
2. Power DC
3. Switch (SW-SPDT)
4. Logicprobe
Proteus 
Rangkaian pada modul percobaan
Kondisi analisa B2 dan input J dan K dihubungkan ke clock
Kondisi 1
Kondisi 2
kondisi 3
kondisi 4
4. Prinsip Kerja Rangkaian [Kembali]
T Flip-flop dibuat menggunakan flip-flop J-K yang kedua inputannya (J dan K) digabungkan menjadi satu sehingga hanya ada satu jalan masuk.Keluaran flip-flop ini akan selalu toogle atau selalu berlawanan dengan kondisi sebelumnya. Kalau keadaan keluaran flip-flop 0, maka setelah adanya sinyal pemicu keadaan-berikut menjadi 1 dan bila keadaannya 1, maka setelah adanya pemicuan keadaannya berubah menjadi 0.
Pada rangkaian ini digunakan IC 74LS112. Terdapat 4 kaki inputaan yaitu R (reset) dihubungkan ke B0, kaki S (set ) dihubungkan ke B1, kaki J-K juga dihubungkan bersamaan ke VCC, clk dihubungkan ke B2. Pada Rangkaian ini kaki R dan S bersifat aktif low ini berarti akan aktif jika berlogika 0 yakni dengan dihubungkan ke Ground.
Prinsip kerja dari T flip flop hampir sama dengan J-K flip flop. Namun yang membedakannya adalah pada T flip flop kondisi variasinya hanya terdiri dari 2 kondisi. Inputannya berasal dari input J dan K namun kedua input tersebut disatukan, sehingga J-Knya selalu bernilai sama. Pada rangkaian Inputan yang diberikan pada kaki Set , Reset, T dan Clock akan mempengaruhi hasil output rangkaian. Langkah selanjutnya setelah menentukan sifat rangkaian low aktif atau hih aktif adalah memperhatikan inputan kaki Set dan Reset. Ketika Inputan Set aktif akan menjadikan output Q menyala atau berlogika 1 dan Q' berlogika 0 dan Input Reset aktif akan membuat Inputan Q menjadi 0 dan Q' menjadi 1 dan ketika Set dan Reset aktif maka output Q dan Q' akan berlogika 1.Namun jika kondisi Set dan Reset tidak Aktif maka yang akan mempengarui Input adalah inputan dari T, yang mana Clock harus dalam keadaan Aktif low atau berlogika 1(switch dari 0 dan 1).
Percobaan dengan variasi kondisi :
Dimana T=clk(B2)
*R=0 S=1 T=don't care. Output yang dihasilkan adalah Q=0 dan Q'=1.
*R=1 S=0 T=Dont care. Output yang dihasilkan adalah Q=1 dan Q'=0.
*R=0 S=0 T=Don't care. Output yang dihasilkan adalah Q=1 dan Q'=1. (Kondisi Terlarang)
*R=1 S=1 T=Clock
Pada kondisi variasi 1 pin dari kaki Reset aktif karena berlogika nol yang menyebabkan menyebabkan Ouput Q=0 dan Q'=1. Pada kondisi variasi 2 pin dari kaki Set aktif karena berlogika nol dan akan menyebabkan Ouput Q=1 dan Q'= 1. Pada kondisi variasi 3 pin kaki Set dan Reset aktif karena berlogika nol dan akan menyebabkan Ouput Q=1 dan Q'= 1. Pada kondisi variasi 4 yang mana clk dalam kondisi aktif low maka untuk output yang dihasilkan bersifat toggle Q dan Q' aktif bergantian dalam waktu yang singkat. Akan dilakukan berulang kali clock, yakni merubah dari 0 ke 1 dan 1 ke 0 sehingga nantinya output akan berlawanan dari output kondisi sebelumnya.
5. Video Rangkaian [Kembali]
6. Analisa [Kembali]
Berdasarkan simulasi proteus
1. Analisa apa yang terjadi saat B2 dan input J dan K dihubungkan ke clock. Gambarkan timing diagramnya !
Pada rangkaian T Flip Flop di modul percobaan.
Kondisi 1
Saat kaki S=0 kaki R=1 sesuai pada modul, maka output Q=1 dan output Q'=0. Rangkaian bersifat aktif low. Saat ditinjau dari kaki S dengan inputnya 0. Maka kaki S aktif, sehingga outputnya adalah kebalik dari inputnya yakni 1.
Kondisi 2
Saat kaki J dan K = clock, B2= clock. Kaki S = 1 kaki R=0, maka output Q=0 dan Q'=1. Rangkaian bersifat aktif low, maka output Q=0 dan Q'=1. Rangkaian bersifat aktif low. Pertama kita tinjau dari kaki RS nya dulu. Pada kondisi ini kaki Rnya yang aktif. Maka output kaki R adalah kebalikan dari inputnya 0, yakni Q'=1.
Kesimpulan :
- Jika salah satu kaki R atau S aktif maka output akan dipengaruhi oleh kaki R atau S. Sehingga logika atau input dari Tnya akan diabaikan.
Kondisi 3
Saat kaki J=K= clock, B2=clock, kaki S dan R tidak aktif yakni sama berinput 1. Maka output yang dihasilkan adalah Q=0 dan Q'=1. Dikatakan bahwa rangkaian ini dalam kondisi aktif karena input pada kaki J=clock. Tetapi kaki J mendapat pengaruh dari clknya yang bersifat aktif low. Sedangkan output pada rangkaian tidak ada yang berinput 0. Sehingga rangkaian ini tidak aktif . Oleh karena itu outputnya adalah Q=0 dan Q'=1
Kondisi 4
Saat kaki J=K=clock, B2=clock, kaki S dan R aktif yakni sama berinput 0. Maka output yang dihasilkan Q=1 dan Q=1. Karena peninjauan pertama pada kaki S dan R memenuhi syarat aktif low.
Timing Diagram :
7. Link Download [Kembali]
Tidak ada komentar:
Posting Komentar