Percobaan 1 Kondisi 6
Buatlah rangkaian seperti gambar percobaan 1 dengan menggunakan RS flip flop dan output seven segment
2. Gambar Rangkaian Simulasi [Kembali]
Kondisi 1
Kondisi 2
3. Video Simulasi [Kembali]
4. Prinsip Kerja Rangkain
[Kembali]
Asynchronous Counter
Pada percobaan 1 kondisi 6 ini merupakan jenis counter Asyncronous. Komponen yang digunakan adalah IC 74LS112 (JK Flip-Flop) sebanyak 4 buah, 2 switch SPDT, sumber dan ground untuk switchnya, dan IC decoder yakni IC 74LS47. Pada rangkaian ini tidak dihubungkan kaki J dan K nya karena yang diminta adalah RS Flip Flop. Untuk outputnya akan dibaca oleh 7-segment.
Counter yang digunakan adalah jenis counter asinkronus. Merupakan counter dengan inputan flip flop pertama langsung dari clock nya lalu untuk inputan clock yang kedua berasa dari output flip flop pertama dan seterusnya. Artinya bahwa pada counter ini output masing-masing flip flop nya akan bergulingan secara berurutan langkah demi langkah. Hanya flip flop paling ujung saja yang dikendalikan oleh clock, untuk flip flop lainnya inputan diambil dari masing masing output clock sebelumnya.
Kondisi 1
Switch SPDT terhubung pada power, sehingga keluarannya 1, terlihat bahwa IC 74LS112 pada kaki RS-nya bersifat aktif LOW ditandai dengan adanya lingkaran pada masukan kaki R dan S pada tiap tiap flip flop. Namun input switch berlogika 1 yakni input high maka kaki R dan S nya tidak aktif sehingga tidak berpengaruh ke output. Sehingga output pada setiap flip flop ini akan berasal dari inputan clock nya. Pada percobaan 1 ini merupakan counter asinkronus, ditandai dengan input clock pada flip-flopnya berasal dari keluaran output flip-flop sebelumnya. Pada counter ini keluarannya terlambat atau terdapat delay atau berubah saat kondisi fall time. Sehingga output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”). Kaki MSB (output flip-flop terakhir dihubungkan ke kaki D pada decoder) dan kaki LSB (output flip-flop pertama dihubungkan ke kaki A pada decoder). Lalu, pada 7-segment bisa dilihat bahwa untuk keluarannya berurutan dari 0 ke 1, yang berarti counter up (menghitung ke atas).
Ic decoder digunakan untuk menerjemahkan output dari tiap tiap flip flop agar dapat dibaca oleh seven segment.
Pada rangkaian ini MSB nya dari kaki D dan LSB nya dari kaki A. Sehingga terlihat hasil dari inputan dari MSB ke LSB yaitu 0100= 4 sehingga pada seven segmen keluar angka 4. Selanjutnya bergantian menjadi 5,6,7,8 yang menandakan bahwa counter ini merupakan counter up (menghitung ke atas). Hal ini disebabkan oleh tiap kaki outputnya itu berasal dari kaki Q pada rangkaian flipflop. Namun jika kaki output Q' pada flip flop sebelumnya dihubungkan dengan flip flop selanjutnya maka jenis counter ini adalah counter down karena angka yang dihasilkan 7-segment akan berurutan berubah dari bilangan tertinggi ke terendah.
Kondisi 2
Saat switch 1 dihubungkan ke ground maka tidak akan ditampilkan bilangan apapun pada 7-segment. Karena tidak ada arus yang mengalir ke rangkaian.
Kondisi 3
Ketika switch 2 yang dihubungkan ke ground, sedangkan switch 1 kembali dihubungkan pada vcc. Maka bilangan yang ditampilkan pada 7-segment adalah bilangan 0. Karena kaki reset menjadi aktif dan kaki set tidak aktif. Kondisi ini menyatakan bahwa output dipengaruhi oleh kaki RS bukan clock lagi sehingga toogle, melainkan dihasilkan Q=0 dan Q'=1. Dimana kaki Reset aktif berlogika 0 akan menghasilkan output Q'=1. Rangkaian ini dirangkai untuk menentukan counter UP. Sehingga yang berpengaruh terhadap output pada 7-segmen adalah adalah keluaran Q. Dimana pada kondisi ini Q=0 untuk setiap hasil flip-flopnya.
5. Link Download [Kembali]
HTML di sini
Rangkaian di sini
Video di sini
Datasheet 74LS112 di sini
Datasheet 74LS47 di sini
Datasheet LogicProbe di sini
Datasheet SW-SPDT di sini
Datasheet 7-segment di sini
Tidak ada komentar:
Posting Komentar