1. Jurnal [Kembali]
2. Alat dan Bahan
[Kembali]
Alat dan Bahan Modul De Lorenzo
Module D'Lorenzo
Jumper
1. Panel DL 2203C.
2. Panel DL 2203D.
3. Panel DL 2203S.
4. Jumper.
Alat dan Bahan Simulasi Proteus
1. IC 74LS112
2. IC 7474
3. Power DC
4. Switch (SW-SPDT)
5. Logicprobe atau LED
Proteus
Rangkaian pada modul
Percobaan JK Flip Flop
Kondisi 1
Kondisi 2
Kondisi 3
Kondisi 4
Percobaan D Flip Flop
Kondisi 1
Kondisi 2
Kondisi 3
Rangkaian De Lorenzo
4. Prinsip Kerja Rangkaian
[Kembali]
Berdasarkan percobaan praktikum dengan De Lorenzo
Gambar rangkaian di atas merupakan gambar rangkaian J-K Flip Flop dan D Flip Flop dengan ketentuan kondisi awal B0=1, B1=1, B2=0, B3=1, B4=0, B5=0, B6=1.
Flip flop merupakan rangkaian elektronika yang memiliki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi.
J-K Flip Flop
J-K Flip-flop merupakan flipflop yang tidak memiliki kondisi terlarang atau yanng berarti diberi berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluaran atau outputnya.Rangkaian sebelah kanan pada gambar merupakan rangkaian J-K Flip Flop.
Pada bagian JK flip-flop, arus mengalir dari vcc ke setiap switch SPDT yaitu B1,B2,B4,dan B0.
Pada J-K Flip Flop digunakan IC 74LS112 dan IC 7474 yang terdiri dari 5 pin inputan yaitu pin J, K, Set , Reset dan Clock. Setiap pin dihubungkan dengan switch jenis SW-SPDT. Kaki R (reset) dihubungkan ke B0, kaki S (set) dihubungkan ke B1, kaki J dihubungkan ke B2 , kaki K dihubungkan ke B4, dan CLK dihubungkan ke B3. Setelah diperhatikan bentuk dari IC 74LS112, dapat diketahui kondisi clock pada rangkaian ini adalah aktif low, yang mana setiap kaki/input pada rangkaian akan aktif akan aktif jika inputannya berlogika 0. Pada rangkaian J-K Flip Flop outputnya akan dipengaruhi oleh inputan Set , Reset, J dan K dimana setelah menentukan sifat rangkaian aktif low atau high lalu kita harus meninjau atau memperhatikan kondisi Set dan Reset terlebih dahulu. jika Inputan Set aktif yakni berlogika 0 maka akan menjadikan output Q menyala (merah/LED) berlogika 1 dan Q' berlogika 0 karena Q' didapat dari kebalikan output Q. Saat input Reset aktif akan membuat Inputan Q menjadi 0 dan Q' menjadi 1. Namun ketika Set dan Reset aktif bersamaan maka output Q dan Q' akan berlogika 1.Ketika Kondsi Set dan Reset tidak Aktif bersamaan maka yang akan mempengarui Input selanjutnya ditinjau dari kaki J, K.
Pada percobaan baik menggunakan De Lorenzo maupun simulasi proteus dengan melakukan 7 variasi kondisi, didapat hasil sebagai berikut :
* K=don't care, Clk=dont'care, J=don't care, S=1, R=0, maka output Q=0 dan Q'=1.
* K=don't care, Clk=dont'care, J=don't care, S=0, R=1, maka output Q=1 dan Q'=0.
* K=don't care, Clk=dont'care, J=don't care, S=0, R=0, maka output Q=1 dan Q'=1.
* K=0, Clk=clock, J=0, S=1, R=1, maka output Q=1 dan Q'=1.
* K=1, Clk=clock, J=0, S=1, R=1, maka output Q=0 dan Q'=1.
* K=0, Clk=clock, J=1, S=1, R=1, maka output Q=1 dan Q'=0.
* K=1, Clk=clock, J=1, S=1, R=1, maka output Q=0 dan Q'=1.
Pada variasi kondisi 1, 2, dan 3 yang diperhatikan adalah kaki S dan R untuk pengaruh output. Pada ketiga percobaan ini kaki S dan R nya aktif, sehingga tidak perlu ditinjau dari kaki J dan K. Artinya bahwa kaki J dan K tidak berpengaruh pada hasil output di ketiga kondisi ini. Pada kondisi 1 kaki yang aktif adalah kaki Reset sehingga akan dihasilkan output berkebalikan dari inputnya yakni Q'=1, sedangkan output pada Q=0 karena Q merupakan kebalikan dari output kaki yang aktif. Pada variasi kondisi 2 kaki Set aktif, sehingga output Q=1 dan Q'=0. Pada variasi kondisi 3 kedua kaki Set dan Reset aktif sehingga output yang dihasilkan berlogika sama yakni Q=Q'=1
Pada variasi kondisi 4, 5, 6, 7 kaki R dan S nya tidak aktif. Sehingga output akan dipengaruhi oleh kaki J dan K. Pada variasi kondisi 4 kaki K dan J berinput 0, sehingga outputnya sama berlogika Q=Q'=1 jika disimulasikan pada proteus tidak berubah dari kondisi sebelumnya. Namun hasil pada jurnal dengan De Lorenzo di dapat output Q=0 dan Q'=1. Hal ini bisa disebabkan karna perbedaan alat yang digunakan. Saat menggunakan De Lorenzo yakni manual dalam menyetel input R dan Snya berlogika 0 bersamaan, maka salah satu bisa jadi terpencet dahulu, inilah yang menyebabkan perbedaan output pada percobaan De Lorenzo dan simulasi proteus. Pada variasi kondisi 5 kaki J berinput 0, maka dari itu output Q=0 dan didapat kebalikannya Q'=1. Hal ini sesuai dengan tabel kebenaran. Yakni kaki J akan aktif jika menghasilkan output 0 otomatis inputnya pasti 1 dan kaki K akan aktif jika menghasilkan output 0 sehingga inputnya pasti 0. Pada variasi 6 kaki J berinput 0 dan kaki K berinput satu sehingga Q=0 dan Q'=1. Pada variasi kondisi 7 kaki J dan K berlogika 1 sehingga outputnya berlawanan dari kondisi sebelumnya (kondisi 6).
D-Flip Flop
D-Flip Flop
Rangkaian D Flip Flop terletak pada bagian sebelah kiri. D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop R-S. Perbedaannya pada D Flip-flop inputan R terlebih dahulu diberi gerbang NOT. Pada bagian D flip-flop, arus mengalir dari power ke B1 dan ke kaki Set. Arus mengalir ke B0 dan ke kaki Reset. Pada kaki D dihubungkan dengan B5 dan CLK dihubungkan ke B6. Pada Rangkaian ini inputan Set besifat aktif low yang berarti akan aktif ketika diberi Inputan 0 atau kita hubungkan ke ground. jika kaki Set aktif maka mengakibatkan nilai dari outputnya akan dipengaruhi oleh Set yakni output Q bernilai 1 dan Q' bernilai 0 dan jika pada percobaan nilai dari Reset juga bersifat aktif low jika berlogika nol maka Q'=0 dan Q=1. Namun saat Set dan Reset off atau dihubungkan ke Vcc maka nilai dari output Q akan dipengaruhi oleh masukan D dan Clock. Yang mana inputan D di pengaruhi oleh nilai clock yang aktif. Inputan Pin Clock bersifat aktif high dimana akan aktif jika berlogika 1 atau saat kita mengubah switch dari 0 ke 1 sehingga onput D juga akan aktif.
Pada percobaan baik menggunakan De Lorenzo maupun simulasi proteus dengan melakukan 7 variasi kondisi, didapat hasil sebagai berikut :
* S=OFF R=ON D=clk=don't maka sehingga output Q = 0 dan Q= 1
* S=ON R=OFF D=clk=dont care sehingga output Q = 1 dan Q= 0
* S=ON R=ON, D=clk=don't care sehingga output Q = 1 dan Q= 1
* S=OFF R=OFF, D=0 dan clock=ON sehingga output Q = 0 dan Q= 1
* S=OFF R=OFF, D=1 dan clock=ON sehingga Q = 0 dan Q= 1
* S=OFF R=OFF, D=don't care dan clock=0 sehingga Q = 0 dan Q= 1
* S=OFF R=OFF, D=- care dan clock=- ini merupakan kondisi terlarang
Dimana :
S dan R ON berarti inputannya dihubungkan ke Ground
S dan R OFF berarti inputannya dihubungkan ke VCC (power)
Kondisi variasi 1, 2, dan 3 sama prinsip kerjanya dengan J-K Flip Flop sebelumnya. Kondisi variasi 4 dan 5 saat kaki R dan S tidak aktif, sehingga ditinjau dari kondisi kaki D. Saat D berinput 0 maka output menjadi Q=0 dan Q=1 karena pada prinsipnya rangkaian ini clknya aktif high kaki D aktif jika inputnya bernilai 1. Pada kondisi variasi 6 kaki D=don't care maka sesuai dengan tabel kebenaran akan dihasilkan output Q=0 dan Q'1 karena outputnya akan tetap sama mengikuti output kondisi sebelumnya (kondisi 5). Sedangkan pada variasi 7 kaki R dan OFF serta kaki D tidak dihubungkan. Sehingga akan dihasilkan output terlarang.
5. Video Rangkaian
[Kembali]
6. Analisa [Kembali]
Percobaan menggunakan rangkaian simulasi proteus
1. Analisa apa yang terjadi saat input B3 dan B2 dihubungkan ke clock dan K berlogika 1. Gambarkan timing diagramnya !
Jawab :
Kondisi 1
B3=B2=clock, B4=1 dengan B1=B0=1. Terlihat outputnya Q=0 dan Q'=1.
CLK pada rangkaian bersifat low active. Sehingga rangkaian akan aktif jika inputnya berlogika 0. Pada kondisi ini kaki R dan S tidak aktif karena berlogika 1. Jika ditinjau dari kaki JK, kaki K aktif berlogika 1 sesuai dengan tabel kebenaran yakni menghasilkan output Q'=1. Sedangkan kaki J dan ClK bersifat clock atau toggle. Secara bersamaan J dan Clk berubah dari 0 ke 1ataupun sebaliknya dalam waktu yang singkat. Saat kaki J berlogika 1 maka CLK juga berlogika 1. Saat Clk berlogika 0 maka J juga berlogika 0. Sehingga output Q= 0. Karena kaki K aktif menghasilkan output 1 sehingga Q' kebalikan dari Q yaitu berlogika 0.
Pada rangkaian J-K menggunakan IC 74LS112 saat kaki R dan S tidak aktif maka output yang dihasilkan akan berlawanan walaupun kaki J dan K berinput sama. Karena saat input J=0 dan K=0 maka kondisi selanjutnya tidak berubah. Saat J=1 dan K=1 ini adalah keadaan yang berlawanan dengan operasi toggle (pada tugas pendahuluan sebelumnya). Dapat dikatakan bahwa input clock pada kaki J dan Clk tidak berpengaruh terhadap output.
Kondisi 2
Jika B2=B3=Clock, B1=0, B0=1. Walaupun B4 diubah inputnya 1 ataupun 0 maka outputnya menjadi Q=1 dan Q'=0. Karena kaki s nya aktif.
Kondisi 3
Jika B2=B3=clock, B1= 1, B0=0. Hal yang sama juga terjadi yakni B4 tidak mempengaruhi output. Karena kaki R aktif maka output output Q=0 dan Q'=1.
Kondisi 4
Jika B2=B3=clock, B1=0, B0=0. Output Q=1 dan Q'=1. Karena kedua kaki R dan Snya aktif. Walaupun input pada K diubah dari 0 ke 1 ataupun sebaliknya. Ini tidak akan mempengaruhi outputnya.
Timing Diagram :
2. Analisa apa yang terjadi saat B5 dan B6 dihubungkan ke clock. Gambarkan timing diagramnya
Jawab :
Kondisi 1
B5=B6=clock, B1=1, B0=1, Maka akan terlihat output pada D Flip Flop Q=1 dan Q'=0.
Clk pada rangkaian ini bersifat active low. Rangkaian akan aktif saat diberi input 0. Pafa tugas pendahuluan 2, saat kaki R dan S tidak aktif output Q=0 dan Q'=1. Namun saat kaki D dan clknya dihubungkan dengan clock, maka output pada percobaan ini menjadi Q=1 dan Q'=0. Terlihat bahwa rangkaian aktif akibat adanya clock yang diberikan pada kaki D dan clk.
- Ketika clock pada B5 tidak ada (B5 tidak terhubung) maka rangkaian hanya mendapat input dari B6. Output yang dihasilkan saat awal disimulasikan adalah Q=0 dan Q'=1. Itu hanya berlangsung beberapa saat. Selanjutnya akan berubah menjadi Q=1 dan Q'=0 yakni rangkaian aktif.
- Ketika clock pada B6 yang tidak dihubungkan maka rangkaian hanya mendapat input dari clock B5. Outputnya menjadi Q=0 dan Q'=1 yakni rangkaian tidak aktif.
Kesimpulan :
- Input clock pada clk sangat berpengaruh terhadap output D flip flop saat kaki R dan Snya tidak aktif.
- Terhubung atau tidaknya clock pada kaki D tidak akan mempengaruhi output. Asalkan input pada Clknya terhubung.
Kondisi 2
B5=B6= clock, B1=0, B0=1. Outputnya yang dihasilkan Q=1 dan Q'=0. Saat kaki Snya aktif maka outputnya akan sama dengan output kondisi sebelumnya.
Kondisi 3
B5=B6=clock , B1=1, B0=0 output yang dihasilkan Q=0 dan Q'=1. Pada kondisi ini kaki Rnya aktif. Setelah kita ubah lagi B1=tetap 1 dan B0=1 maka hasilnya menjadi Q=1 dan Q'=0 karena kaki R sudah tidak aktif lagi.
Timing Diagram :
7. Link Download [Kembali]
Tidak ada komentar:
Posting Komentar