1. Jurnal [Kembali]
2. Alat dan Bahan
[Kembali]
Alat dan Bahan Modul De Lorenzo
Module D'Lorenzo
Jumper
1. Panel DL 2203C.
2. Panel DL 2203D.
3. Panel DL 2203S.
4. Jumper.
Alat dan Bahan Simulasi Proteus
1. IC 74193
2. IC 74192
3. Power DC
4. Switch (SW-SPDT)
5. Logicprobe atau LED
Proteus
Percobaan 3a
Percobaan 3b
4. Prinsip Kerja Rangkaian
[Kembali]
Pada percobaan ketiga digunakan dua buah IC counter yaitu tipe 74192 dan 74193. Counter tersebut dirangkai seperti gambar percobaan 3 Outputnya berupa logicprobe. IC 74193 digunakan sebagai counter up atau down, memiliki nilai perhitungan hexadecimal dari 0-F atau 0-15. IC 74192 sebagai counter up ataupun down, memiliki nilai perhitungan bilangan decimal dari 0-9.
Pada kedua IC yaitu tipe 74192 dan 74193, terdiri atas 8 inputan dan 8 output.
- Input pada kedua IC yaitu D0 dihubungkan ke B4, D1 dihubungkan ke B5, D2 dihubungkan ke B6 dan D3 dihubungkan ke B7. B2 dihubungkan ke kaki DN dan B1 dihubungkan ke kaki UP
- Paralel Load (B3)
- dan MR dihubungkan ke B0
Output : Q0,Q1,Q2,Q3
PERCOBAAN 3A
Pada percobaan 3a Kedua IC Output Q0,Q1,Q2,Q3 dipengaruhi oleh nilai dari PL dengan syarat PL aktif (aktif low) maka inputan D0,D1,D2,D3 akan mempengararuhi output. Jika diganti nilai input dari Counter Up dan Down menjadi suatu sinyal Clock maka Output akan dipengaruhi Oleh inputan Clock saat pin dari PL atau paralel Load tidak aktif disini pada percobaan Pin PL akan off saat dihubungkan ke VCC (aktif low) dan Output akan di pengaruhi oleh Inputan D0,D1,D2,D3 saat PL aktif (dihubungkan ke Ground). Namun pada percobaan 3a ini ketika ingin mengcounting UP ataupun DN dilakukan secara otomatis atau diclock . Dengan mengubah-ubah pin DN atau UP. Jika ingin melakukan counter maka kaki UP dan DN salah satunya harus diberi sinyal clock. Jika keduanya terhubung dengan sinyal clock maka tidak terjadi counter.
Pin UP : jika diberi sinyal Clock maka akan menghasilkan counter UP
Kaki DN : jika diberi Sinyal Clock maka akan menghasilkan counter Down (hitung mundur)
Kaki MR = digunakan untuk mereset input yang diberikan (menjadi 0 semua) sehingga output nya 0
Rangkaian ini berfungsi sebagai Counter Synchrounous dikarenakan dapat di hubungkan dengan IC lainnya pada kaki TCU dan TCD.
PERCOBAAN 3B
Percobaan a dan b sama-sama menggunakan 8 switch, 8 logic probe dan 2 counter IC dengan jenis yang sama. Dan dirangkai juga dengan cara yang sama. Perbedaan terletak pada penambahan komponen percobaan 3b. Pada switch S1 dan S2 atau B2 dan B3 disambungkan 2 gerbang OR . Switch S1 akan dihubungkan dengan salah satu kaki OR, setelah itu OR1 juga dihubungkan ke kaki up (untuk melalukan up counting). Sedangkan OR2 terhubung dengan switch S2 yang mana kedua gerbang OR dihubungkan dan mendapat sinyal clock yang sama dalam waktu yang bersamaan pula. Percobaan 3b ketika ingin counting up ataupun down tidak perlu dilakukan clock manual.
5. Video Rangkaian
[Kembali]
6. Analisa [Kembali]
PERCOBAAN 3
1. Jelaskan perbedaan percobaan 3a dengan percobaan 3b!
Jawab:
Rangkaian Percobaan
- Percobaan a dan b sama-sama menggunakan 8 switch, 8 logic probe dan 2 counter IC dengan jenis yang sama. Dan dirangkai juga dengan cara yang sama.
- Perbedaan terletak pada penambahan komponen percobaan 3b. Pada switch S1 dan S2 atau B2 dan B3 disambungkan 2 gerbang OR . Switch S1 akan dihubungkan dengan salah satu kaki OR, setelah itu OR1 juga dihubungkan ke kaki up (untuk melalukan up counting). Sedangkan OR2 terhubung dengan switch S2. yang mana kedua gerbang OR dihubungkan dan mendapat sinyal clock yang sama dalam waktu yang bersamaan pula.
- Ketika S1 logika 0 kaki up tidak aktif dan S2 aktif maka output yang terlihat adalah pengurutan dari bilangan terendah ke tertinggi.
- Ketika S1 OFF dan S2 aktif maka output yang dihasilkan adalah output berurutan ke atas.
- Perbedaannya hanya pada jenis IC yang digunakan yaitu IC 74193(mengurutkan 15 bilangan) dan 74192(mengurutkan 9 bilangan).
- Ketika kaki up dan down OFF maka output dalam kondisi PL/tetap.
Simulasi
- Pada percobaan 3a ketika ingin counting up maka input B1 diubah-ubah dengan syarat B2 aktif. Sedangkan counting down dilakukan dengan syarat B1 aktif dan B2 diubah-ubah(manual).
- Percobaan 3b ketika ingin counting up ataupun down tidak perlu dilakukan clock manual. Pada rangkaian kaki up dan down sudah dilengkapi dengan inputan clock dan 2 gerbang OR.
2. Mengapa pada saat PL aktif tidak dapat counting secara otomatis?
Jawab:
- Pada rangkaian counter , parallel load berfungsi untuk memuat nilai awal yang telah ditentukan atau yang masuk ke register counternya. Kaki PL bersifat aktif low, ia akan aktif saat berlogika 0.
- Ketika kaki PL aktif maka output yang ditampilkan pada logicprobe (H4,H5,H6,H7 dan H0,H1,H2,H3) akan sesuai dengan input yang diberikan ke kaki D0,D1,D2, dan D3 setiap counter. Operasi dari counting akan dihentikan otomatis karena dalam register telah dimuat nilai yang diinginkan. Dalam simulasi counter, kondisi PL adalah hal yang harus diperhatikan pertama kali.
- Namun saat PL sudah di OFFkan dengan mengubahnya menajdi logika 1 terhubung ke VCC. Maka counting otomatis dapat dilanjutkan(counting ke atas ataupun ke bawah).
Kesimpulan :
Saat kaki PL aktif maka dalam register akan termuat nilai yang ada pada input paralel yaitu input pada D0, D1, D2, D3. Nilai ini akan menggantikan nilai yang sedang dihitung (counting).
3. Mengapa pada saat PL mati input B1-B4 menjadi don't care?
Jawab:
- Seperti soal no 2, saat PL dalam kondisi tidak aktif maka input paralel pada switch inputan kaki D0-D4 tidak akan berpengaruh terhadap nilai register counter dan outputnya.
- Ketika PL OFF maka counter akan melanjutkan operasi counting otomatis. Nilai pada register terus-menerus akan berubah sesuai mode operasi counting up/down) dan sinyal clock yang diberikan.
7. Link Download [Kembali]
.jpeg)
